我就主要介紹一下低功耗設計的原理和在power compiler上的操作流程,再用三個例子來分別演示一下門控時鐘,流水線,運算元隔離對功耗和麵積的影響
所以14nm的晶片效能要想追趕7nm的晶片,就只能在運算的週期數上面下功夫了,增大面積可以增加並行度,從而減小運算的週期數
於是,要獲得具體可行的演算法過程,我們需要要處理的基本問題將包括:如何選取合適的值,或者說的合適定義,以使的收斂趨勢發生
重定時Retiming就是重新調整時序,例如電路中遇到複雜的組合邏輯,延遲過大,電路時序不滿足,這個時候採用流水線技術,在組合邏輯中插入暫存器加流水線,進行操作,面積換速度思想
(譯註:現代的 FPGA 集成了上電配置邏輯,一般無需增加微控制器,但儲存位元流的非易失儲存介質無法避免)1.4.2 快閃記憶體 FLASH雖然不如 SRAM 那麼普遍,但有一些系列的裝置使用 Flash 來儲存配置資訊
CPU設計是基於布林運算的