FinFET器件最早的專利和第一篇論文

幾十年來，半導體晶片的製造工藝一直按照摩爾定律在不斷更新，為了追求低成本、高密度、高速和低功耗的晶片，電晶體的尺寸不斷變小。因此，每到一個新的工藝節點，電晶體柵長就縮小0。7倍。

然而，由於短溝道效應（Short Channel Effect，SCE）等基本的物理限制，在設計和製造晶片時，場效電晶體的效能已經接近極限。這在小於10奈米的工藝情況下變得特別明顯：器件速度變慢，不能透過降低柵極電壓輕易關閉，導致漏電流過大。而且，由於SCE，器件特性對工藝變化越來越敏感，這對平面電晶體繼續擴充套件到奈米節點構成了嚴重的挑戰。

為了克服挑戰，鰭式場效應電晶體（Fin Field-Effect Transistor，FinFET）已經成為繼續擴充套件工藝和製造晶片的真正替代方案。FinFET是一種金氧半導體（Metal Oxide Semiconductor，MOS）器件，其柵極被放置在一個豎立在基片上的薄垂直半導體的兩邊，由於是“立體”結構，相對於之前的平面電晶體結構而言，常常被人稱為一種“三維電晶體”。

這種新穎的器件是由Yutaka Hayashi於1980年在日本筑波的電工實驗室發明的。

Yutaka Hayashi

縮寫FinFET中的 “Fin ”表示作為場效電晶體器件溝道的矽等半導體材料的超薄體類似於“魚鰭”。在FinFET器件結構中，柵極可以放置在超薄體鰭的兩邊、三邊、四邊或全部包圍，以提高器件效能，而且這些器件可以在矽或矽-絕緣體（SOI）襯底上製造。與主流的金氧半導體場效應電晶體（MOSFET）相比，FinFET具有明顯優越的器件效能，包括更快的開關速度和更高的電流驅動。

因此，考慮到FinFET的優勢，英特爾在2011年率先在22奈米節點上將三柵FinFET技術引入量產。到了今天的7奈米、5奈米時代，晶片上用的全部都是FinFET技術。

1980年，Yutaka Hayashi在日本筑波的電工實驗室首先發明瞭FinFET多柵場效應電晶體器件結構。原始專利於1980年6月24日提交給日本專利局，分配的申請號為S55-85706，並在審查前以公告號公佈，包括S57-10973（1982年1月20日）和第二次公告號H05-4822（1993年1月20日）。Hayashi的專利於1993年10月14日被授予，專利號為JP，1791730，B。

（a）為三維結構和（b）沿（a）所示切線ZZ的二維截面圖。在圖中，L、W和D分別為溝道長度、矽體（區域10）的高度和矽體厚度；區域1和1a分別為氧化物和矽，i為矽和氧化物之間的邊界；10a為矽/二氧化矽介面；11和12分別為源極和漏極；13和14分別為柵極和柵極氧化物；15為器件頂部的鈍化層。

日本研究者Yutaka Hayashi 在1980年發明的多柵垂直裝置結構

Hayashi注意到，側面或平面的雙柵結構的二維橫截面圖類似於希臘字母 “Ξ” （xi），溝道為中心條，兩個柵極為上下條，與英文字母 “X ”相對應。因此，在後來的報告中，Hayashi將側向雙柵結構命名為 “XMOS”。

自1982年1月起，Hayashi關於垂直溝道多柵極電晶體的專利申請已被公開。

第一篇關於雙柵MOS（DGMOS）電晶體的文章也是由Y。 Hayashi 和另外一名日本研究者T。 Sekigawa在1984年發表的。

第一篇關於雙柵MOS（DGMOS）電晶體的文章

那篇論文表明，透過將一個全耗盡的SOI器件夾在兩個連線在一起的柵極之間，可以顯著減小短溝道效應。該器件就是上文所述的XMOS。使用這種配置，可以更好地控制MOSFET，特別是減少漏極電場對溝道的影響，從而減輕短溝道效應。

之後幾年裡，還有一些研究者在Y。 Hayashi的專利和論文的基礎上作了改進。

1987年，K。 Heida等人報告了一個三柵垂直場效應電晶體器件，該器件具有全耗盡的矽體和矽體兩邊的溝槽隔離側壁柵極。Heida等人表明，側壁柵極增加了對溝道的柵極可控性，而全耗盡的矽體由於體偏壓效應，改善了器件的開關操作。

在1989年和1990年，D。 Hisamoto等人報告了一個垂直溝道超薄體SOI電晶體的三柵配置，稱為DELTA（“fully Depleted Lean-channel TrAnsistor），矽體厚度為200奈米，其器件製造工藝流程較簡單。作者利用實驗和模擬資料表明，DELTA結構的柵極提供了有效的溝道可控性，其垂直超薄體SOI結構提供了卓越的器件特性，包括抑制短溝道效應，接近理想的亞閾值擺動（有效溝道長度Leff=0。57微米，tsi=0。15微米，T=8。5奈米時，62mV/decade），以及高跨導率。在1991年的報告中，Hisamoto等人介紹了詳細的製造過程，以及DELTA器件效能的簡單數學公式。

FinFET的結構與DELTA類似，只是在矽鰭的頂部有一個稱為 ”硬掩膜 “的電介質層。硬掩膜是用來防止在器件的頂角形成寄生反轉溝道的。

左圖： DELTA MOSFET； 右圖： FinFET

Frank、Laux和Fischetti在1992年發表了一篇探討矽MOSFET終極擴充套件的文章，其中包括蒙特卡洛模擬的更完整的建模。根據該論文，終極矽器件是一個雙柵SOI MOSFET，柵極長度為30奈米，氧化物厚度為3奈米，矽膜厚度為5至20奈米。這樣一個（模擬的）器件在柵極長度大於70奈米時沒有短溝道效應，並提供高達2300毫秒/毫米的跨導值。

1996年，美國加州大學伯克利分校胡正明研究小組在美國政府國防高階研究計劃局（DARPA）的先進微電子（AME）贊助計劃下，開始從事FinFET器件技術的開發，後發表了關於FinFET的研究論文。

2004年，韓國三星電子Choi等人證明了基於三柵FET的20MB SRAM陣列的可製造性。隨後，FinFET被用於各種邏輯和儲存器的應用，包括高速數字積體電路、模擬積體電路、SRAM、快閃記憶體和DRAM。

2011年，英特爾第一次開始了FinFET器件的批次生產。從此，FinFET成為主流晶片上的必用器件。

本文為乖小熊原創，博主部分配圖，如有錯誤或不妥敬請指出。