臺積電分享碳奈米管的最新進展

矽基器件已經成為我們行業60多年的基礎，這非常令人驚訝，因為最初的鍺基器件將難以大規模整合。（值得一提，GaAs器件還開發了一個獨特的微電子市場領域。）

最近，令人驚訝的是，透過引入諸如FinFETs之類的拓撲結構以及即將到來的奈米片，矽場效應器件獲得了新的生命。矽基互補FET的研究正在進行中 （CFET）設計達到量產狀態，其中nMOS和pMOS器件是垂直製造的，從而消除了當前單元設計中的橫向n-p間距。

另外，材料工程學的進步已經將（拉伸和壓縮）應力納入矽通道晶體結構中，以增強自由載流子遷移率。

但是，矽裝置收益遞減的點正在逼近：

由於高電場下的速度飽和，無矽載流子遷移率接近最大值

尺寸的持續縮小降低了矽半導體的導帶和價帶邊緣的“自由載流子態密度”（DoS）–填充更大範圍的載流子態需要更多的能量

與Fin圖案相關的統計過程變化很大

散熱片的熱傳導導致區域性“自熱”溫度升高，從而影響了幾種可靠性機制（HCI，電遷移）

為解決以上問題，目前業界正在進行大量研究，以評估與矽完全不同的場效應電晶體材料的潛力，但這也與當前的大批次製造操作相一致。一種選擇是探索 器件通道的單層二維半導體材料，例如二硫化鉬（MoS2）。

另一個有希望的選擇是從碳奈米管（CNT）構造裝置溝道。下圖提供了碳鍵獨特性質的簡單圖示。（我對化學反應有些不熟悉，但我記得“ sp2”鍵是指原子核周圍亞軌道“ p殼”中相鄰碳原子的電子配對。沒有“懸掛鍵”，並且碳材料是惰性的。）

請注意，石墨，石墨烯和CNT的化學結構相似-使用石墨進行的實驗材料分析更加容易，並且最終可以擴充套件到CNT處理。

在最近的IEDM會議上，臺積電提供了有關CNT器件製造進展的有趣更新。本文總結了該演講的重點。

CNT裝置具有一些引人注目的功能：

極高的載流子遷移率（>3，000cm²在/V-sec，“彈道運輸”（ballistic transport），散射最小）

非常薄的CNT主體尺寸（例如，直徑〜1nm）

低寄生電容

優良的導熱性

低溫（<400C）處理

最後一個功能特別有趣，因為它還為基於矽的高溫製造與後續的CNT處理整合提供了潛力。

門介電（Gate Dielectric）

臺積電開發了獨特的工藝流程來為CNT器件提供“高K”電介質等效柵極氧化物，類似於當前矽FET的HKMG處理。

上面的TEM圖說明了CNT的橫截面。為了與獨特的碳表面相容，需要沉積初始介面電介質（Al2O3）–即需要在碳上對該薄層進行適當的成核和整合。

隨後，新增高K HfO2膜的原子級沉積（ALD）。（如前所述，這些關於材料效能的介電實驗是在石墨基底上完成的。）

這些柵極電介質層的最小厚度受到非常低的柵極洩漏電流（例如，柵極長度為10nm的<1 pA/CNT）的限制。下面說明用於測量柵極到CNT洩漏電流的測試結構。（對於這些電測量，CNT結構使用石英襯底。）

實驗得出的“最佳”尺寸為t_Al2O3=0。35nm和t_HfO2=2。5nm。由於這些極薄的層，Cgate_ox非常高，從而改善了靜電控制。（請注意，這些層厚於CNT的直徑，其影響將在稍後討論。）

門方向（Gate Orientation）

臺積電評估的CNT器件採用了獨特的“頂柵加背柵”拓撲。

頂柵提供常規的半導體場效應器件輸入，而（較大的）背柵提供對S/D擴充套件區域中載流子的靜電控制，以有效降低寄生電阻Rs和Rd。而且，背柵會影響CNT與鈀金屬之間的源極和漏極接觸電勢，從而降低肖特基二極體勢壘以及在該半導體-金屬介面處的相關電流行為。

裝置電流

CNT pFET的IV曲線（線性和對數Ids（用於亞閾值斜率測量））如下所示。對於此實驗，Lg=100nm，S/D間距為200nm，CNT直徑=1nm，t_Al2O3= 1。25nm，t_HfO2=2。5nm。

對於此測試（製造在石英基板上），單個CNT支援超過10uA的Ids。接近上述目標尺寸的更薄電介質將實現進一步的改進。

最終將在生產製造中使用平行CNT-相關的製造指標將是“每微米CNT的數量”。例如，4nm的CNT間距將被引用為“ 250CNTs/um”。

挑戰

規劃CNT生產時肯定要解決一些挑戰（僅舉幾例）：

規則/均勻的CNT沉積，具有非常乾淨的表面，用於介電成核

需要最小化柵極電介質堆疊中的載流子“陷阱密度”

最佳S / D接觸電位材料工程

裝置建模設計

上面的最後一個挑戰尤其值得注意，因為當前用於場效應電晶體的緊湊型器件模型肯定不夠用。CNT柵氧化層拓撲與平面或FinFET矽通道完全不同。由於柵極到溝道的電場本質上是徑向的，因此與平面器件一樣，“有效柵極氧化物”並不存在簡單的關係。

此外，S/D擴充套件需要唯一的Rs和Rd模型。而且，CNT柵氧化層的厚度比CNT的直徑厚，從而導致從柵到S/D延伸以及到（小間距分隔）平行CNT的大量邊緣場。為基於CNT的設計開發合適的緊湊模型是一項持續的工作。

順便說一句，CNT“環繞柵極”氧化物（類似於奈米片周圍的所有柵極）將比沉積的頂部柵極氧化物有所改進，但難以製造。

臺積電顯然正在投入大量研發資源，為“不可避免的”後矽器件技術的引入做準備。CNT的製造和電學表徵結果證明了該器件替代產品的巨大潛力