找工作面試分享（IC設計）

1 準備階段

基礎：

a） Verilog

b） STA（

靜態時序分析

）

c） 跨時鐘域（主要是非同步FIFO，單位元打拍），要著重電路和時序

d） 低功耗電路設計（原理和方法）

e） 手撕程式碼（多練習基礎電路）

f） 熟悉基本門級電路（如DFF-主從暫存器，

數集

6，7，10，11，12章）

g） AMBA匯流排，可以瞭解基本的AXI（或AHB）匯流排，介面，功能特點）

h） 基本的EDA軟體，如Vivado，Modelsim，VCS，Verdi，DC等

i） 瞭解相關的

指令碼操作

。

2 專案呈現

a） 不在多，在於精。

b） 具體得ASIC或FPGA專案有一兩個就好，一般主打一個專案。

c） 在專案介紹時簡歷上有得可以不是自己設計的，但是一定要搞明白，從時序、優點、資源開銷、頻率等。基本的層次結構，設計原理方法，設計難點等。

d） 建議講述專案時，從設計原理方法出發，再到具體的設計難點，最佳化措施等。

e） 其中

電路結構

最佳化措施非常重要，一般來說也是面試最體現個人能力的地方，著重表現自己的貢獻和個人能力。

3 簡歷編寫

1） 個人基本情況簡單說明。

2） 專案經歷說明，一到兩個為主，主打一個專案，簡歷上要表明專案的具體名稱，自己負責的

模組設計

（可不是自己的），著重突出具體的指標。如最佳化提升了多少等。

3） 個人技能，描述時注意關鍵詞：瞭解，熟悉，精通等。看個人掌握概況而定，一定要真實，不然問到自己不熟悉的非常難受，還容易留下不好的印象。

4） 獎項榮譽。

5） 個人愛好啥的可一筆帶過。

4 面試說明

一般分為三面，技術1，2，主管面3或者技術1，主管2，HR3

一般技術面問的多些，一般在40-60min不等，專業對答基本二十多分鐘，十分鐘基礎。所以結合上述說的專案在精不在多，因為沒有那麼多時間去介紹。主要說明架構指標，電路設計方案和原理，最佳化方案等。

基礎知識問答，會就是會，不會就直說，不可問東答西，可以引導面試官往自己會的地方提問。大多面試官都很好，但是也有少數面試官會非常嚴肅，但是也不會為難人。

5 面試體驗

1） 網際網路晶片（如位元組，阿里，百度等）。該型別關注專案架構，專案電路設計原理，最佳化措施，指標等。面試體驗都非常好。

2） 傳統晶片大廠（如海思，

聯發科

等）。問的比較全面，從

電路設計

，時序分析，電路綜合，主要考察對於ASIC設計全流程的瞭解和掌握程度。

3） 中等晶片廠（如

兆易

，芯動科技等）。與傳統晶片大廠關注的問題差不多。但是面試水平參差不齊。一般都能拿到OFFER。

4） 初創（如壁韌，雲豹智慧等）。面試基本都差不多，對於

應屆生

慎重選擇吧。

5） 外企（AMD，NV等）。對於英語有一定要求，但是福利待遇都不錯，面試體驗也好。（我沒投遞，從實驗室同學口中得知）。

6） 國企（如紫光系列，國微，展銳，國芯，同芯，同創等，

兆芯

，海光）。展銳和同創加班，面試都還行。其餘紫光系面試都差不多。兆芯未招聘。海光面試不難，加班有加班費。

7） 研究所未投遞。