3nm晶片成本近6億美元，貴在哪裡？

從1960年代到2010年代，縮小電晶體的工程創新大約每兩年使單個計算機晶片上的電晶體數量增加一倍，摩爾定律引領了晶片速度和效率的持續提高。

10nm、7nm、5nm、3nm。。。這些逐漸縮小的晶片製程數字，正是全球電子產品整體效能不斷進化的核心驅動力。隨著製造更小的電晶體工程難度逐漸加劇，甚至無法解決，從而導致半導體行業的資本支出和人才成本以不可持續的速度增長。

國際商業戰略公司 （IBS） 執行長Handel Jones表示：“設計28nm晶片的平均成本為4000萬美元。相比之下，設計7nm晶片的成本為2。17億美元，設計5nm裝置的成本為 4。16億美元，3nm設計更是將耗資高達5。9億美元。”

在先進工藝設計成本上，知名半導體技術研究機構Semiengingeering也統計了不同工藝下晶片所需費用，其中28nm節點上開發晶片只要5130萬美元投入，16nm節點需要1億美元，7nm節點需要2。97億美元，到了5nm節點，開發晶片的費用將達到5。42億美元，3nm節點的資料還沒有，大概是因為3nm現在還在研發階段，成本不好估算。但從這個趨勢來看，3nm晶片研發費用或將接近10億美元。

先進工藝設計成本 （圖源：Semiengingeering）

按照臺積電、三星的說法，預計在2022年進入3nm階段。可見，先進晶片的燒錢遊戲正在加速。IBS資料顯示，3nm工藝開發將耗資40億至50億美元，而興建一條3nm產線的成本約為150-200億美元。這一資料也解釋了為什麼臺積電此前宣佈的3nm晶圓廠需要200億美元投資的原因。而三星為了進入3nm工藝，投的錢一點都不比臺積電少，單從這一點來看，很多的晶片製造企業就沒有這個實力。

的確，製程工藝的研發和生產成本逐代上漲，飆高的技術難度和研發成本將大多數晶片代工廠攔在半山腰。2018 年，因高昂的研發成本，當時排名世界第二的代工廠格羅方德被迫放棄7nm製程的研發。目前，全球唯有臺積電、三星、英特爾還在向峰頂衝刺。

在全球備戰3nm及更先進製程工藝節點之際，本文圍繞晶片設計和製造中的多個關鍵節點，來分析一下3nm晶片或先進製程晶片的成本究竟為何達到如此之高。

先進製程晶片成本為啥這麼貴？

根據晶片的製造流程，可以分為主產業鏈和支撐產業鏈：主產業鏈包括晶片設計、製造和封測；支撐產業鏈包括IP、EDA、裝備和材料等。其中，高昂的成本主要由人力與研發費用、流片費用、IP和EDA工具授權費等幾部分組成。同時晶片製造環節涉及到的晶圓廠投資、晶圓製造以及相關裝置成本也將會分攤到晶片整體成本之中。工藝製程越先進，成本更是隨之提高。

晶圓代工成本

根據CEST的模型，在5nm節點上構建的單個300mm晶圓的成本約為16988美元，在7nm節點上構建的類似晶圓成本為9346美元。可以看到，相同尺寸晶圓，5nm工藝節點相比7nm每片晶圓代工售價高7000多美元。

按節點計算2020年每個晶片的代工銷售價格（圖源：CSET）

從中可以推斷出，在3nm節點上構建的晶圓成本或將達到3萬美元左右，晶圓代工成本將進一步提高。

另一組資料也對此進行了印證，成本價格在很大程度上取決於晶片製程和晶圓尺寸的不同。IC Insights提供的資料顯示，每片0。5µ 200mm晶圓代工收入（370美元）與20nm 300mm晶圓的代工收入（6050美元）之間相差超過16倍。即使同樣是在300mm晶圓尺寸下，20nm 相比28nm工藝，成本相差也達到一倍。

2018年主要技術節點和晶圓尺寸的每片晶圓代工收入（圖源：IC Insights）

可見，隨著工藝節點的提升，晶圓代工成本隨之大幅度提升。

此外，除了晶圓廠建設和代工費用，晶圓製造廠商的日常運營投入也不低（當然，此部分已經均攤到了代工成本里面）。

臺積電企業社會責任報告書中的資料顯示，2019年臺積電全球能源消耗量達到143。3億度，作為對比，2019年深圳市1343。88萬常住人口的全年居民用電為146。64億度。由此可見，臺積電一年消耗的電量有多麼巨大。

而且，精度越高的工藝，或精度越高的光刻裝置，所需電量還會成正比增長。據臺媒報道，以5nm為例，臺積電5nm晶片大規模量產之際，公司單位產品用電量相比2019年上漲了17。9%。

掩膜（Mask）成本

掩膜版又稱光罩、光掩膜等，是微電子製造過程中的圖形轉移工具或母版，其功能類似於傳統照相機的“底片”，根據客戶所需要的圖形，透過光刻製版工藝，將微米級和奈米級的精細圖案刻制於掩膜版基板上，是承載圖形設計和工藝技術等內容的載體。

據IBS資料顯示，在16/14nm製程中，所用掩膜成本在500萬美元左右，到7nm製程時，掩膜成本迅速升至1500萬美元。

7nm製程中，掩膜成本大概為1500萬美元（圖源：IBS）

又從臺積電（IEDM 2019）瞭解到，從10nm到5nm，隨著EUV光刻技術的應用，掩膜使用數量有所減少，5nm與10nm製程中掩膜使用數量相差不多。

不同製程中的Mask數量（圖源：臺積電）

但是，在掩膜數量基本持平的情況下，更先進的製程工藝使得掩膜總成本提升，能側面反映出掩膜平均成本在不斷升高。

再反映到晶片成本上，每片CPU的掩膜成本等於掩膜總成本/總產量。如果總體產量小，晶片的成本會因為掩膜成本而較高；如果產量足夠大，比如每年出貨以億計，掩膜成本被巨大的產量分攤，可以使每塊CPU的掩膜成本大幅降低，使擁有“更貴的製程工藝+更大的產量”屬性的CPU，比“便宜的製程工藝+較小的產量”的CPU成本更低。

可以預見，到3nm時，掩膜成本預計將會再度攀升，進一步增加晶片成本。

EUV光刻機

光刻機作為晶片製造階段最核心的裝置之一，負責“雕刻”電路圖案，其精度決定了製程的精度，其原理是把設計好的晶片圖案印在掩膜上，接著用鐳射光束穿過印著圖案的掩膜和光學鏡片，將晶片圖案曝光在帶有光刻膠塗層的矽片上，最終將掩膜上的圖案轉移到晶片光刻膠塗層上。

隨著工藝製程的發展，到7nm及更先進的技術節點時，需要波長更短的極紫外（EUV）光刻技術來實現更小的製程。荷蘭ASML是全球唯一有能力製造EUV光刻機的廠商。

臺積電在7nm+時引入了EUV裝置，但層數相對有限；6nm增加了EUV層並優化了PDK（工藝設計工具包）；5nm具有完全EUV能力。隨著芯片面向3nm及更先進的工藝，晶片製造商將需要一種高數值孔徑EUV（high-NA EUV）的EUV光刻新技術。據ASML財報顯示，他們正在研發採用high-NA技術的下一代EUV光刻機，有更高的數值孔徑、解析度和覆蓋能力，較當前的EUV光刻機將提高70%。

但EUV光刻機的價格一直以來十分昂貴，2018年，中芯國際和ASML簽訂了訂購協議，以1。2億美元的價格訂購了一臺EUV光刻機。這一價格與PHOTRONICS披露的EUV光刻機價格基本吻合。

裝置成本（圖源：PHOTRONICS）

從ASML最新公佈的2021年第二季度財報來看，截止2021年7月4日，ASML今年出貨EUV光刻機16臺，銷售額達到24。561億歐元，平均每臺EUV光刻機價格高達1。535億歐元。

ASML 2021年Q2財報（圖源：ASML）

再結合ASML歷年（2018/2019/2020三年）財報資料，能夠看到ASML的EUV光刻機單從1。045億歐元到1。44億歐元，價格逐年攀升。

ASML 近三年財報（圖源：ASML）

一臺EUV光刻機售價超過1億美元，而且還相當不好買。ASML每推出一代EUV光刻機，新裝置的生產能力在穩步提升，但價格自然更高。據披露，ASML第二代EUV光刻機將會是NXE：5000系列，進一步提高光刻精度，原計劃2023年問世，現推遲到2025-2026年，而價格預計將突破3億美元。

當然，除了價格最貴的EUV光刻機之外，沉積、刻蝕、清洗、封裝等環節所採用的裝置和材料也價格不菲，且成本都在隨著工藝製程向前發展不斷提高。

研發&人力成本

先進製程不僅需要鉅額的建設成本，高昂的研發和人力費用也提高了設計企業的門檻。

晶片設計包含電路設計、版圖設計和光罩製作等，需要考慮多方面因素和知識結構。以大家較為熟悉的5G SoC為例，行業廠商能夠整合自研的獨立AI處理單元APU，多模通訊基帶、相機ISP、各種控制開關、微核等多個自研模組。這部分成本很難具體估算，屬於長期的研發成果，但投入力度從人力成本中可見一斑。

人力成本是研發成本的重要部分，專案開發效率和質量與工程師數量和水平相關，國內資深晶片設計工程師年薪一般在50-100萬元之間。據瞭解，賽靈思在研發代號Everest的7nm工藝的FPGA晶片時提到，費時4年，動用了1500名工程師才開發成功，專案耗資超過10億美元。FPGA晶片已經如此，更復雜的高階CPU、GPU晶片所需要的投資更是鉅額數字，英偉達開發Xavier動用了2000個工程師，開發費用已達20億美金。

晶片的開發成本取決於晶片尺寸、晶片型別等，有業內人士表示，最昂貴的設計（例如某些高階 CPU）比IBS提供的資料要高，但其他設計（例如某些ASIC）則要比IBS資料低得多。綜合來看，隨著晶片設計種類和形態千差萬別，且正在不斷髮生變化，難以預測其具體成本。

另一方面，電晶體架構轉向GAA，也在增加晶片成本。

當前隨著深寬比不斷拉高，FinFET逼近物理極限，為了製造出密度更高的晶片，環繞式柵極電晶體（GAAFET）成為新的技術選擇。因此，電晶體結構從FinFET走向GAA，成為摩爾定律續命的關鍵。

三星、臺積電、英特爾均引入GAA技術的研究，其中三星已經先一步將GAA用於3nm晶片設計。然而GAA當下還面臨包括n/p不平衡、底部板的有效性、內部間隔、柵極長度控制和器件覆蓋等在內的各種挑戰。

在科技變革的過程中，新的技術需要更多時間來開發，在各環節需要新的技術和裝置，這一切都在加大晶片開發的成本。

EDA成本

EDA涵蓋了積體電路設計、驗證和模擬等所有流程，晶片的用途、規格、特性、製成工藝幾乎全都在這個階段完成。利用EDA工具可設計得到極其複雜的電路圖，從而製造出功能強大的晶片。

根據ESD Alliance資料顯示，2020年EDA全球市場規模114。67億美元，相對於幾千億美元的晶片市場來說佔比較小，但EDA對晶片設計的效率和成本都起著至關重要的作用。

EDA是一個市場規模雖然小但技術流程很長的產業，需要種類繁多的軟硬體工具相互配合從而形成工具鏈，以EDA巨頭Synopsys為例，其完整覆蓋晶片全設計流程的工具鏈號稱有500多種。從Synopsys和Cadence的財報來看，2020年營收分別為36。9、26。8億美元，兩家公司每年花費在研發上的投入達到35%以上，Synopsys的研發費用更是達到驚人的十億美金級別，EDA 軟體的研發成本正在加速提升。

Synopsys 2021年Q2財報（圖源：Synopsys）

根據Synopsys 最新財報來資料，2021年第二季度營收10。243億美元，半導體和系統設計，包括EDA工具、IP產品、系統整合解決方案和相關服務；軟體完整性，包括用於軟體開發的安全和質量解決方案等。EDA營收達到5。876億美元，佔比在57%左右。

Synopsys財報資料（圖源：Synopsys）

據網上資料，20人的研發團隊設計一款晶片所需要的EDA工具採購費用在100萬美元／年（包括EDA和LPDDR等IP購買成本）。從EDA的行業屬性及高昂的研發投入能夠預測，待到3nm製程時，EDA工具授權費自然更是不菲。

IP授權成本

半導體IP是指在積體電路設計中那些已驗證、可複用、具有某種確定功能和自主智慧財產權功能的設計模組，晶片公司可以透過購買IP實現某個特定功能（例如ARM的Cortex系列CPU、Mali系列GPU IP授權等，其他小的模組也要購買，如音影片編解碼器、DSP、NPU。。。等），這種類似“搭積木”的開發模式可大大縮短晶片的開發週期，在降低晶片設計難度的同時提高效能和可靠性。

晶片設計主要由於晶片核心的底層架構（智慧財產權和技術壁壘）被掌握在少數廠商手中，專利費可能達到設計成本的50%以上。據瞭解，ARM在過去通常要求客戶選擇一種特定的晶片設計方案，並預先為其支付授權許可費。這種模式一般都需要廠商一次性花費數百萬美元才能被允許使用（具體金額取決於所授權技術的複雜程度，通常在100萬美元到1000萬美元之間），同時在晶片投產之後再以晶片最終售價的1%-3%向IP廠商支付版稅。

另一方面，根據Synopsys和Cadence業績資料，Synopsys公司IP和系統整合部份營收佔比從2017年的28%提升至2020年的33%，達到1202。6萬美元；Cadence公司IP部分佔比從2016年的11%提升至2020年的 14%。

2017-2020年Synopsys營收拆分（單位：百萬美元）

可見，IP作為技術含量最高的價值節點，隨著晶片製程越來越先進，芯片價格的提升，IP研發難度和授權費用也將隨之升高。

寫在最後

上述種種因素和環節疊加之下，先進製程的晶片成本自然是居高不下。

筆者做不到對3nm或任何工藝節點的成本價格進行精確推算和預測，只是在能夠蒐集到有限的資料基礎上得出儘可能客觀的觀點。同時希望大家能夠基於此，更好的理解先進工藝對晶片成本帶來巨大提升的原因所在。

當前，隨著半導體制程的不斷髮展，摩爾定律的推進節奏逐漸趨緩，晶片成本問題成為阻礙先進製程發展的重要因素，但成本又絕不會是其根本原因。說到底，錢終歸只是輔助作用。

FinFET技術發明人胡正明教授曾說過，半導體行業大約每隔20年就會有新的危機出現。20年前，大家一度非常悲觀，看不清如何才能將晶片效能做得更好、功耗更低且控制住成本。

如今，半導體行業或是又來到了20年週期的危機迴圈節點，延續摩爾定律的生命力需要的是創新技術和裝置的突破。當先進製程走到3nm、2nm、1nm後，未來半導體行業的發展，路又在何方？