今年的7nm+工藝是不是提升很小？

董榮淞2019-08-17 11:44:08

看工藝型別

如果7nm+還是

深紫外光刻（DUV）

的話，那就是擠牙膏

如果7nm+上了

極紫外光刻（EUV）

的話，那就是實實在在的提升，EUV相對於DUV優勢相當明顯

amod2019-08-17 12:24:03

上了EUV了，

7nm+ 已經是非常高階的工藝了，進步一點都不容易。

有個10%，15%的提升都是不容易的，

盧Alpha2019-08-19 14:49:54

不是7nm+提升小，是之後的工藝進步都很難大步提升了。

臺積電的資料：

16nm對比28nm，密度2倍，

效能提升40%，或功耗下降60%

7nm對比16nm，密度3。3倍，

效能提升35%，或功耗下降65%

7nm+對比7nm，密度1。2倍，效能提升10%，或功耗下降15%

5nm對比7nm，密度1。8倍，效能提升15%，或功耗下降30%

28nm-16nm-7nm的提升是不是很耀眼？

是不是感覺5nm除了密度提升勉強維持其他提升都乏善可陳？

半導體制程越逼近物理極限，進步的天花板就越明顯咯。

臺積電的下一步：7nm EUV、5nm以及3nm

知乎使用者2019-08-31 07:15:10

確實提升不大，最多百分之十幾。不過主要原因是N7+為了保持和N7工藝相容犧牲了不少東西。

@盧Alpha 做得比較實際上不太公平，28nm到16nm是演進了兩代工藝（32/28->22/20->16/14/12）；16nm到7nm也是演進了兩代工藝（16/14/12->10->7）。而N7到N7+實際上連半代工藝都算不上，它應該算作同一個節點的小幅改進。要做類似的比較的話應該用16FF與16FF+或16FFC對比比較合適。

N7+的一大賣點就是基於N7的設計可以做很小的修改就直接使用N7+流片，幾乎零成本切換。所以N7+雖然上了EUV，底層（M2及以下）的設計規則卻沒怎麼改變。這麼做的好處是客戶可以無縫切換到N7+，能第一時間為N7+拉到足夠的使用者，然後TSMC就可以逐漸淘汰N7，把所有產能遷移到N7+上。

個人認為N7+還是個探路性質的工藝，主要是給臺積電積累EUV量產的經驗，順便給客戶提供些小的提升。等到N5就是實打實地發揮EUV優勢，充分改進底層的設計規則來提高效能了。

ssertp2020-02-11 12:29:44

的確很小。

7nmEUV製程目前只應用在看麒麟990 5G晶片上。這個soc有103億電晶體，核心面積是114平方毫米。對應的，採用7nm製程的麒麟980的核心面積為74。1平方毫米，電晶體數量為69億個。

小學畢業的都能算出來，兩種7nm的電晶體密度差不多。7nm+和7nmEUV在在相同功耗下的速度只能提升6％~10%，在相同速度下的功耗降低了10％。

別說7nm+，就算是5nm也沒好到哪去。幾天前，臺積電公佈了5nm工藝的具體資訊，簡單的說就是5nm技術在7nm節點的邏輯密度為1。84倍的情況下，在相同功耗下的速度提高了15％，在相同速度下的功耗降低了30％。

從16nmFF+到10nmFF，後者在相同功耗下的速度提高了20％，在相同速度下的功耗降低了40％。