為什麼常用與非門和非門代替與門？
哈嘍沃爾德2016-04-26 17:59:14謝邀。題主所畫的與門確實可以實現所需功能，但是與門不能構成一個完備集，也就是無法透過一個與門來表示別的電路，整個電路會出現與門，或門，非門，很複雜。而與非門可以實現將電路中所有閘電路都轉換成與非門，使電路變得簡潔，大規模製造的時候也方便吧（後面這句屬於猜測）。
well xiong2016-04-26 20:09:06謝邀，你那樣接電路邏輯是有的，但沒有實用性，原因在於輸出電壓不能達到滿擺幅，也就是高到不了vdd，低到不了gnd。
假設前一時刻輸出為高，當前時刻其中一個輸入切換為gnd，此時pmos會導通一個，因為滿足Vs>Vg+Vth，同時輸出會被拉低，但當輸出電壓低到等於Vth時，pmos就關斷了，此時輸出邏輯上為0，但和真正的0（gnd）是有差距的，將這個輸出再去驅動一個這樣的與門，輸出還會繼續損失擺幅。以5v電壓為例，pmos閾值Vth約為1v，nmos約為0。7v，可想這麼連不了幾級，輸出就會接近2。5v，再也分不出0和1了。
知乎使用者2016-04-28 02:16:36不這樣畫是因為p傳強1弱0，n傳強0弱1。題主這樣畫，用p下拉，用n上拉，拉出來的只能是弱1弱0。
至於為什麼p傳強1弱0，n傳強0弱1，計算機系統概論的書裡不一定有，稍微查一下講電路的吧。
且戰且退內馬爾2016-05-01 21:14:47pmos構成上拉網路，nmos構成下拉網路，好處是輸出擺幅可以達到vdd到gnd
你畫的這個圖輸出擺幅明顯小了很多
「已登出」2017-11-16 14:07:53數字設計原理與實踐
3。3。6 Noninverting Gates
In CMOS， and in most other logic families， the simplest gates are inverters， and
the next simplest are NAND gates and NOR gates。 A logical inversion comes “for
free，” and it typically is not possible to design a noninverting gate with a smaller
number of transistors than an inverting one。
CMOS noninverting buffers and AND and OR gates are obtained by con-
necting an inverter to the output of the corresponding inverting gate。 Combining
Figure 3-15（a） with an inverter yields an OR gate。 Thus， Figure 3-18 shows a
noninverting buffer and Figure 3-19 shows an AND gate。
大意是說反相器（相當於非門）是最簡單的閘電路，其次是與非和或非，同相門（與門）是更復雜的。
你畫的“與門”電路有誤，NMOS的Drain（漏極）不能接到
，PMOS的source（源極）才接到
