Y1D32—LPCVD與PECVD氮化矽波導

引言

氮化矽由於透光光譜寬、傳輸損耗低，最近幾年已經逐漸發展成一種主流的整合光學工藝平臺之一。做整合氮化矽波導，關鍵在於

氮化矽薄膜

的製備，成膜質量以及成膜厚度很大程度上決定了一個氮化矽工藝平臺的效能。目前氮化矽成膜工藝主要包括兩種：

LPCVD

與

PECVD

，其中LPCVD氮化矽傳輸損耗通常<0。5dB/cm，而PECVD氮化矽傳輸損耗在~2dB/cm。自己做氮化矽整合已經有一段時間了，一直沒來得及梳理這兩種工藝的區別，也不明白為什麼氮化矽平臺與矽光工藝平臺是單獨分開的。所以最近抽時間學習了一下，簡單做個整理。本篇文章主要闡述以下幾個問題：

（1）、CVD是什麼工藝？

（2）、LPCVD是什麼工藝？

（3）、PECVD是什麼工藝？

（4）、LPCVD與PECVD氮化矽有何區別？

（4）、為什麼氮化矽獨立於矽光工藝平臺，而單獨存在？

CVD

半導體工藝中沉積薄膜的技術主要包括兩種：

化學氣相沉積CVD

（Chemical Vapor Deposition）和

物理氣相沉積PVD

（Physical Vapor Deposition）。這兩種工藝的區別在於是否發生化學反應。

CVD沉積過程：通常伴隨化學反應，產生固態薄膜物質沉積在襯底表面，CVD通常用來沉積

氧化物介質薄膜

、多晶矽薄膜、氮化矽薄膜等。

PVD沉積過程：是純物理過程的沉積，通常透過磁控濺射、熱蒸鍍等方式沉積，不涉及化學反應，通常用來鍍金屬薄膜。

圖1、CVD基本原理［1］

如圖1所示，CVD沉積主要可以分為如下幾個步驟：

1、注入原材料氣體，並擴散到襯底表面

2、部分氣體被襯底吸附

3、原材料與襯底以及原材料氣體之間發生相互反應，產生固態沉積物，沉積在襯底表面

4、抽取、排出副產物氣體。

常見CVD包括以下三種：

1、APCVD：

常壓CVD

，沉積溫度700 ~ 1000℃

2、LPCVD：

低壓CVD

，沉積溫度~800℃

3、PECVD：等離子增強CVD，沉積溫度200 ~ 400℃

LPCVD

LPCVD基本原理：

LPCVD是低壓化學氣相沉積（low-pressure chemical vapor deposition）的縮寫，低壓主要是相對於常壓的APCVD而言，主要區別點就是工作環境的壓強，LPCVD的壓強通常只有10~1000Pa，而

APCVD壓強

約為101。325 KPa。CVD沉積過程中，氣體輸運速度與化學反應速度的相對快慢決定了薄膜質量、化學成分以及化學計量比。在常壓情況下，氣體的反應速度與氣體輸運速度比例接近於1或處於同一數量級，會導致氣體反應不充分，反應速度跟不上，沉積的薄膜非標準化學計量（如SiNx），包含大量的N-H/Si-H鍵，同時夾雜副產物氣體，產生大量孔洞，導致整個薄膜質密疏鬆，表面不均勻，成膜質量差。為了解決這一問題，LPCVD應運而生，降低氣體壓強，減緩氣體的傳輸擴散速度，使其遠低於氣體的反應速度，以100Pa的低壓為例，氣體的擴散速度速度與常溫相比減慢了1000左右［2］，這樣可以讓氣體有充足的時間反應，產生標準化學計量比的薄膜物質（如Si3N4），整個薄膜純度高，緻密度高，表面均勻。

圖2、LPCVD沉積工藝裝置示意圖

LPCVD沉積氮化矽薄膜的基本化學反應：

以上兩個化學反應是LPCVD沉積氮化矽薄膜的根本依據，輸入的反應物都是氣體，產生的反應物除了氮化矽以外，其餘副產物都是氣體，能抽運排除。

LPCVD優缺點：

低壓CVD技術即LPCVD，降低壓強，這樣可以讓氣體反應充分，產生的薄膜物質（如Si3N4）滿足標準化學計量比，薄膜純度高，緻密度高，表面均勻性好。當然LPCVD也有一些缺點：由於沉積環境壓強很低，導致LPCVD沉積薄膜速度慢；為了能夠發生化學反應，低壓情況下，氣體的反應活化能較高，需要極高的沉積溫度，才能有效的沉積薄膜（通常高於600℃）；另外LPCVD產生Si3N4薄膜是標準化學計量比例，純度高，緻密度高，而Si3N4與異質沉積（SiO2，Si）不滿足晶格匹配，所以薄膜生長太厚時，會發生崩裂，所以LPCVD氮化矽波導厚度通常小於400nm，更厚的氮化矽波導需要特殊的處理工藝，解決應力問題。

LPCVD氮化矽薄膜應力控制：

1、主要透過控制氣體比例二氯矽烷與氨氣的比例，進行控制，通常比例越高，應力越小。缺點：薄膜是Si-rich氮化矽薄膜，而不是標準化學計量的Si3N4，會導致折射率改變2。0~2。3。

2、透過設計幾何結構釋放薄膜的應力，從而實現厚氮化矽波導，如Y1D21—大馬士革結構實現厚氮化矽波導

PECVD

PECVD工作原理：

等離子體增強氣相沉積PECVD （plasma-enhancd chemical vapor deposition） 的出現主要是解決後道工藝相容問題。在傳統的電路CMOS半導體工藝中，氮化矽常用作為金屬的隔離介質層，在做氮化矽沉積工藝之前，已經做了很多金屬走線工藝（通常稱為後道工藝），這些金屬走線工藝通常對溫度很敏感，因為過高的溫度會導致金屬的融化（如鋁：熔點660℃）或擴散（如：銅），所以後道工藝通常要求溫度不能高於600℃。然而我們前面已經提到，常規的APCVD以及低壓的LPCVD，為了發生化學反應，需要高達800℃的溫度才能良好的沉積，這明顯與後道工藝的溫度要求不相容。為了解決這一問題，PECVD應運而生，PECVD透過外加電場（通常是施加混合頻率的RF）電離氣體的方式增加氣體活性，而不是透過提高環境溫度的方式來增加活性，所以在較低的環境溫度下，PECVD同樣能實現化學沉積，同時還可以透過控制外加電場的強度，來改變沉積速率。

圖3、PECVD沉積工藝裝置示意圖

PECVD的基本過程：

1、在一定溫度下，透過高壓放電（通常在反應爐周圍施加混合頻率的RF電磁場），使得原材料其它發生電離，產生自由電子、等離子體、中性粒子混合態。

2、多種粒子混合態中，電離導致化學基團活性增強，化學反應所需要的環境溫度降低；同時電離導致粒子密度增加，各種離子之間的碰撞機率增加，從而也促進氣體的反應以及薄膜沉積。

PECVD沉積氮化矽薄膜的基本化學反應：

PECVD的優缺點：

1、解決後道工藝溫度相容，實現低溫下環境CVD沉積。

2、PECVD沉積速度快，但是成膜質量及純度差，薄膜通常含有大量N-H/Si-H鍵，而不是標準化學計量比的Si3N4薄膜。

3、薄膜特性多參量調控：PECVD可以控制溫度、壓強、RF功率來改變沉積速率，相對於LPCVD而言，PECVD可以控制的參量更多，薄膜特性調控範圍更廣。

4、應力控制：PECVD可以透過控制混合RF訊號的高低頻率成分，可以改變薄膜的化學成分，相應的調節薄膜應力、折射率等關鍵指標。

PECVD氮化矽薄膜應力控制：

PECVD透過控制mixed RF電場的高低頻率的佔比（HF：13。56MHz，LF：500KHz），可以實現應力從伸張到收縮之間變化，而折射率保持2。0不變，這種方法適合用於製備低應力厚氮化矽波導。

圖4、PECVD中低頻訊號佔比對薄膜應力的影響［3］

LPCVD與PECVD氮化矽對比

前面已經簡略的講解了CVD、LPCVD以及PECVD成膜工藝的基本原理，下面根據CVD工藝特性，討論LPCVD與PECVD兩種氮化矽波導的差異。

LPCVD氮化矽波導：

1、沉積需要高溫~700℃，會產生標準化學計量比的Si3N4，折射率也相對固定（約2。01），對應的光學器件模組效能相對穩定。

2、含H鍵極少，由於是

前道工藝FEOL

（Front-end of line），所以還可以進一步高溫退火（1100℃），進一步降低H含量，薄膜更為緊湊緻密、波導表面更加光滑，所以傳輸損耗能降低到很小的值，已經報道的以及商業化流片的LPCVD氮化矽波導傳輸損耗可以低至0。05d/cm。

3、厚氮化矽應力問題，增加氮化矽波導的厚度又是進一步降低傳輸損耗的重要手段，然而LPCVD高純度的氮化矽薄膜通常與襯底晶格不匹配，薄膜長到一定厚度就會發生龜裂，所以厚度是LPCVD氮化矽波導的關鍵難題。

PECVD氮化矽波導

：

1、後道工藝BEOL（Back-end of line）相容，能與SOI平臺整合，形成多層

光波導

結構。

2、沉積速度快，同時由於可以透過控制工藝參量，改變薄膜應力，所以PECVD氮化矽波導厚度可以達到1um以上。

3、折射率可調控，PECVD氮化矽可以調節氣體摩爾比例、RF的功率以及高低頻率比值、

氣體壓強

和溫度等參量控制氮化矽薄膜的特性。

4、PECVD氮化矽薄膜通常含有20%左右的H鍵，所以波導傳輸損耗很大，很難進一步降低，除非在溫度允許的情況下，進行高溫退火，降低H鍵含量，但其傳輸損耗值仍然遠高於LPCVD氮化矽波導。

LPCVD與PECVD氮化矽的基本效能引數對比表［4，5］

SiN與SOI工藝平臺

圖5、兩種工藝平臺的工藝圖層對比簡圖

為什麼氮化矽獨立於矽光工藝平臺，而單獨存在？

答：傳輸損耗與後道工藝相容兩者不能兼得。

雖然我們平時看到很多矽光的工藝平臺能夠提供圖5（右）所示，同時包含矽波導層與氮化矽波導層的雙層波導架構晶片，粗略一看，會認為透過多層架構，氮化矽已經和矽做在一起了，沒必要單獨開發一層氮化矽波導的工藝平臺。實際上我們會發現，SOI矽光平臺上，在做氮化矽波導層之前已經為有源矽波導器件（如調製器/探測器）做了摻雜/CT/金屬走線等後道工藝，隨後才是做氮化矽

波導層

，所以此時氮化矽只能用PECVD沉積，導致氮化矽的傳輸損耗根本沒辦法降下去，也不能進行高溫退火。所以為了充分發揮氮化矽低損耗傳輸特性，就必須基於LPCVD沉積工藝，單獨開發低損耗氮化矽工藝平臺圖5（左）。當然也有一些氮化矽工藝平臺，為了避開LPCVD厚氮化矽龜裂問題，採用PECVD沉積工藝，透過退火後，也能得到損耗較低，高厚度氮化矽波導，也算是一種折中方案。

我不是專門做工藝的，所以很多細節問題可能描述的不全面，文章中如果有任何錯誤和不嚴謹的描述，還望大家不吝指出，謝謝！

發現更多精彩內容，請關注公眾號：Optical Note

參考文獻：

［1］

http：//

classweb。ece。umd。edu/en

ee416。F2007/GroupActivities/Presentation5。pdf

［2］

http：//

classweb。ece。umd。edu/en

ee416/GroupActivities/LPCVD-PECVD。pdf

［3］

http：//www。

plasmatherm。com/pdfs/pa

pers/Plasma-Therm-LPCVD-vs-PECVD-Whitepaper。pdf

［4］Joshi， B。 C。 ， Eranna， G。 ， Runthala， D。 P。 ， Dixit， B。 B。 ， & Vyas， P。 D。 。 （2000）。 Lpcvd and pecvd silicon nitride for microelectronics technology。 Indian Journal of Engineering & Materials ences， 7（5）， 303-309。

［5］Pascual， M。 ， Micó Gloria， Luis， B。 ， Daniel， P。 ， Pérez Daniel， & Doménech José， et al。 （2017）。 Silicon nitride photonic integration platforms for visible， near-infrared and mid-infrared applications。 Sensors， 17（9）， 2088。