數位電路基礎課程教學中,為什麼總是要把邏輯式化簡為與非-與非式,並在實際電路中用與非門實現?
謝邀,從理論上來說,這是一個非常合理的做法,並不過時。
理由1:與門的基礎性,單純用與非門可以實現任意邏輯表示式,而用與門就不行,沒有取反因子。
理由2:與非門的經濟性,在積體電路中,與非門和或非門是僅次於非門的第二簡單的門,現在的數位電路基本都是用cmos實現,就是用互補的pmos和nmos實現組合邏輯閘。非門(inv)是1個pmos+1個nmos,2輸入與非門(nand2)和2輸入或非門(nor2)都是2個pmos+2個nmos,而2輸入與門(and2)和2輸入或門(or2)則是在nand2和nor2後面再接inv得到,需要3個pmos和3個nmos,從資源的角度來說,and和or反而不如nand和nor。
理由3:與非門比或非門效能好,cmos工藝中pmos的導通能力比nmos差,對比nand2和nor2的結構,可以發現nand2中pmos是並聯,nmos是串聯,所以效能差的單個pmos輸出“1”的能力恰好匹敵2個串聯nmos輸出“0的”能力,而nor2則反過來,pmos串聯,nmos並聯,對於導通能力差的pmos來說是雪上加霜,通常需要大幅度增加nor2中的pmos的寬度才能和nmos匹敵,但是mos管尺寸的增加會佔用更多的面積且造成更大的寄生電容。總之與非門,不管是幾輸入,都比和其對稱的或非門要更優秀。
從以上幾點可以看到,nand確實是有資格作為表示式的終極化簡因子的,在手工設計電路時,如果可以的話,工程師是傾向於用與非門的,但並不是說對於一個確定的組合邏輯,全部使用與非門來湊就是最優,比如說一個nor2無論如何也比用一個nand2加3個inv要好。
實際工程中,大規模數字邏輯的最佳電路實現是交給軟體來做的,這個過程被稱為綜合(synthesis)。
因為CMOS邏輯是反向邏輯
應為與非門較與門,或門簡單(因為需要的原件少),且有工作速度快等優點。任意一個邏輯表示式都可以變化為與非-與非表示式,所以用與非門相比用其他門實現所用器件少,速度快。
nand門便宜啊
謝邀,個人理解,不對請指出。以下為cmos與非門和cmos或非門的討論
首先在pmos中載流子是空穴,nmos中載流子是電子,而在實際中電子的傳輸速度比空穴快。其中電子的速度大概是空穴的2。5倍。
不妨看一下cmos與非門和cmos或非門的結構
cmos與非門結構
TP1和TP2為pmos,TN1和TN2為nmos,兩個pmos是並聯關係,兩個nmos為串聯關係,如果說透過一個nmos的時間為t0,那麼總時間為2。5t0+t0+t0+=4。5t0。
cmos 或非門
TP1和TP2為pmos,TN1和TN2為nmos,兩個pmos為串聯關係,兩個nmos為並聯關係,同樣透過一個nmos的時間為t0,那麼總時間為2。5t0+2。5t0+t0=6t0。
(以上均為個人理解,不對處請各位大佬指正!)
上一篇:測控和自動化哪個好點?
下一篇:數電裡的高阻態怎麼理解?